找回暗码
 注册新帐号

QQ登录

只需一步,快速开端

casino»casino论坛»效果共享芯片测验科普第三章»正文
[效果共享]

芯片测验科普第三章

跳转到指定楼层
楼主
 楼主| 半导体学者 宣布于 2020-3-17 10:08  
检查: 5083|回复: 0|只看该作者 回帖奖赏 |倒序阅览 |阅览形式
图(23)
Step1: 给VDD上最高电压,而且tester的电压源设定一个胁迫电流,避免电流过大损测验机。
Step2: 让芯片继续不断的运转特定的pattern,等候5~10ms。Step3: 量测流过VDD上的电流,依据datasheet中的标识设定limit,超越limit表明坏品。

Leakage测验
芯片内部晶体管不行能在抱负的状况,因而或多或少会存在必定的漏电流,需求测验漏电,保证漏电是在正常的答应的范围内,而不是潜在的defect。
Input Leakage Test(IIH and IIL)
IIH是当芯片的某个input pin被设定为输入VIH时,从这个input pin到芯片的ground之间的漏电流,如下图(24)所示
图(24)
IIL是当芯片的某个input pin被设定为输入VIL时,从芯片的VDD 到这个input pin的之间的漏电流,如下图(25)所示
图(25)
Output Tristate Leakage Test(IOZL and IOZH)
Tristate表明的是输出pin是高阻状况,当这个时分,假如输出pin上有电压VDD,那么从输出pin到芯片的ground上会有漏电(IOZH);假如输出pin接地,那么从芯片的VDD到这个输出pin上也会有漏电(IOZL),如下面图(26)所示,这些漏电有必要保持在spec规矩的范围内,以保证芯片的正常作业,不会有潜在的defect发生。
图(26)
Output Logic Low DC Test(VOL/IOL)
VOL表明的是当输出pin为状况low的时分的最大电压,IOL表明的是在此种状况下这个输出pin的最大的电流驱动才能,这个项目是测验当此状况下的输出pin对地的电阻巨细,如下面图(27)所示。
图(27)
Output Logic High DC Test(VOH/IOH)
VOH表明的是当输出pin为状况high的时分的最小电压,IOH表明的是在此种状况下这个输出pin的最大的电流驱动才能,这个项目是测验当此状况下的芯片的VDD到这个输出pin的电阻巨细,如下面图(28)所示。
图(28)
跟着芯片工艺越来越先进,晶体管密度越来越高,芯片测验的复杂度和难度也成倍地增长。本文经过各种失效形式及检测机理的谈论,梳理了一下根本的测验概念。后续咱们会再针对混合信号测验、RF测验、DFT测验进行一些讨论,谢谢!

芯片测验科普第三章

相关帖子

您需求登录后才能够回帖 登录 | 注册新帐号

本版积分规矩  | 请遵守小木虫学术科研第一站管理条例,不得违反国家法律法规

Copyright © 2014-2020 casino学术科研第一站(www.qqcqw.com)All Rights Reserved.
          

跟帖谈论自律办理承诺书

    

     © 2014-2020 casino学术科研第一站

快速回复 回来顶部 回来列表